Requested Patent:

JP2119333A

Title:

DELAY INSERTION/DESERTION CIRCUIT;

Abstracted Patent:

JP2119333;

Publication Date:

1990-05-07;

Inventor(s):

SHIROMIZU YASUBUMI;

Applicant(s):

NIPPON ELECTRIC CO;

Application Number:

JP19880272074 19881028;

Priority Number(s):

JP19880272074 19881028 ;

IPC Classification:

H04J3/06; H04L7/00;

Equivalents:

ABSTRACT:

⑲ 日本国特許庁(JP) ⑪ 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平2-119333

Int. Cl. 5

勿出 顋 人

識別記号

庁内整理番号

❸公開 平成2年(1990)5月7日

H 04 J H 04 L 3/06 7/00

D Ā 6914-5K 6914-5K

審査請求 未請求 請求項の数 1 (全4頁)

会発明の名称 遅延挿脱回路

> 20特 願 昭63-272074

@出 顧 昭63(1988)10月28日

@発 明 者 白 水

泰 文

東京都港区芝5丁目33番1号 日本電気株式会社内

日本電気株式会社

東京都港区芝5丁目33番1号

四代 理 人 弁理士 井出 直孝

> 明 細

1. 発明の名称 遅延挿脱回路

2. 特許請求の範囲

1. 受信データを所定量遅延させる第一の遅延回 路(16)と、伝送路フレームパルス信号を所定量遅 延させる第二の遅延回路(17)と、上記受信データ と上記第一の遅延回路の出力信号とを選択して出 力し、上記伝送路フレームパルス信号と上記第二 の遅延回路の出力信号とのいずれかを選択して出 力する第一の選択回路(18)と、上記伝送路フレー ムパルス信号と対向装置の装置内基準フレームパ ルスとの位相を比較し比較結果に基づいて上記第 一の選択回路の制御を行う位相比較回路(20)とを 備えた遅延挿脱回路において、

伝送路からの入力信号からマルチフレーム信号 を分離する分離回路と、このマルチフレーム信号 を一時保持し規定の位相で出力するメモリ回路と、

このメモリ回路の出力信号を1フレーム分遅延さ せる第三の遅延回路と、上記位相比較回路の制御 に基づいて上記メモリ回路の出力信号と上記第三 の遅延回路の出力信号とのいずれかを選択する第 二の選択回路と、上記分離回路の出力信号にこの 第二の選択回路の出力信号を挿入し上記受信デー 夕として上記第一の選択回路および上記第一の遅 延回路に与える挿入回路とを備えた

ことを特徴とする遅延挿脱回路。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、時分割多重通信方式に利用する。本 発明はフレームアライメント回路の遅延挿脱回路 に利用する。

(概要)

本発明は遅延掃脱回路において、

入力信号に対して遅延の揮脱を行うとともにマ ルチフレーム信号に対しても同様に一フレーム分 の遅延を行うことにより、

遅延の挿脱により発生するマルチフレーム同期 外れをなくすようにしたものである。

〔従来の技術〕

第2図は従来例の遅延挿脱回路のブロック構成 図である。

モリ回路19でのむ込位相と読出位相との衝突を防止し、入力信号 I の連続性を保持して出力信号 3 を送信する。

〔発明が解決しようとする問題点〕

しかし、このような従来例の遅延揮脱回路では、 1フレーム単位でメモリ回路19の書込および読出 を行うだけであるためにマルチフレーム信号が重 畳されている信号においては遅延の挿脱を行った 場合に1フレーム単位のフレーム同期は保持され たとしてもメモリ回路19から出力された信号にお いては、マルチフレーム同期が外れる欠点があっ た。

[問題点を解決するための手段]

本発明は、遅延掃脱回路において、伝送路上の 入力信号からマルチフレーム信号を分離する分離 回路と、このマルチフレーム信号を一時保持し規 定の位相で出力するメモリ回路と、このメモリ回

路の出力信号を1フレーム分遅延させる第三の遅延回路と、上記位相比較回路の制御に基づいて上記メモリ回路の出力信号と上記第三の遅延回路の出力信号とのいずれかを選択する第二の選択回路と、上記分離回路の出力信号にこの第二の選択回路の出力信号を挿入して受信データとして第一の選択回路および第一の遅延回路に与える挿入回路とを備えたことを特徴とする。

(作用)

分離回路は伝送路上の入力信号からマルチフレーム信号を分離する。メモリ回路はこのマルチフレーム信号を一時保持し規定の位相で出力する。第三の遅延回路の出力信号を一つ選択回路の出力信号と野三の選択回路の出力に基づいてメモリ回路の出力信号と第三の選択回路の出力信号と関連のの選択回路の出力信号に選択である。「個別のの選択回路の出力に選択である。」というでは、以上の動作により遅延の順により発生するマルチフレーム同期外れをなくすこと

ができる。

[実施例]

本発明の実施例について図面を参照して説明す る。第1図は本発明一実施例遅延掃脱回路のブロ ック構成図である。第1図において、遅延精脱回 路は、受信データを入力して所定量遅延させる第 一の遅延回路として遅延回路16と、伝送路フレー ムパルス信号2を入力して所定盘遅延させる第二 の遅延回路として遅延回路17と、上記受信データ と遅延回路16の出力信号とを選択して出力し、ま た伝送路フレームパルス信号 2 と遅延回路17の出 力信号とのいずれかを選択して出力する第一の選 択回路として選択回路18と、選択回路18の出力す る上記受信信号または遅延回路16の出力信号を対 向装置内の装置内基準位相におきかえて出力信号 3を出力するメモリ回路19と、選択回路17の出力 する伝送路フレームパルス信号 2 と対向装置内の 装置内基準フレームパルス 4 との位相を比較し比 較結果に基づいて選択回路18の制御を行う位相比 較回路20とを備える。

ここで本発明の特徴とするところは、伝送路上の入力信号1からマルチフレーム信号を分離する分離回路11と、このマルチフレーム信号を一時保持し規定の位相で出力するメモリ回路12と、メモリ回路12の出力信号を1フレーム分遅延させを第三の遅延回路として遅延回路15と、位相比較らと20の制御に基づいてメモリ回路12の出力信号とのの出力信号との出力信号とのがずれかを選択回路として選択回路14と、分離回路11の選択回路14と、分離回路11の選択回路14と、分離回路11の選択回路14と、分離回路11の過程である。

このような構成の遅延挿脱回路の動作について 説明する。第1図において、入力信号1は、分離 回路11にてマルチフレーム信号が分離され、マル チフレーム信号は、メモリ回路12に送出されると ともに、マルチフレーム信号以外の入力信号は 入回路13へ送出される。メモリ回路12では、マル チフレーム信号を一時保持し、所定の位相で出力 し選択回路14に送出し、また遅延回路15に送出

相との衝突が生じないよう選択回路18の遅延の挿脱を行う選択制御信号を発生する。また、位相比較回路20の比較結果よりマルチフレーム信号に対して遅延の輝脱を行う。メモリ回路19では、1フレーム単位での位相管理しか行っていないために延延を挿入する方向での書込位相と読出位相との後突防止では、メモリ回路19の出力信号によりマルチフレーム同期をとるとマルチフレーム同期外れを生ずるためにマルチフレーム信号の1フレーム分の遅延の邶脱を行っている。

[発明の効果]

以上説明したように、本発明は、遅延の掃脱により発生するマルチフレーム同期外れをなくすことができる優れた効果がある。

4. 図面の簡単な説明。

第1図は本発明一実施例遅延挿脱回路のブロック構成図。

1フレーム分の遅延を挿入した後に選択回路14に 送出する。

メモリ回路19では装置内の基準位相に伝送路からの入力信号をおきかえ出力信号 3 を送出する。

位相比較回路20では、伝送路フレームパルス 2 と装置内基準フレームパルス 4 との位相を比較す ることによりメモリ回路19での読出位相と普込位

1 …入力信号、2 …伝送路フレームバルス、3 …出力信号、4 …装置内基準フレームバルス、11 …分離回路、12、19 …メモリ回路、13 …挿入回路、 14、18 …選択回路、15、16、17 …遅延回路、20 … 位相比較回路。

> 特許出願人 日本電気株式会社 代理人 弁理士 井 出 直 孝

